PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-121507

(43) Date of publication of application: 30.04.1999

(51)Int.CI.

H01L 21/60 // H01L 21/60

(21) Application number : **09-275964**

(71)Applicant : OKI ELECTRIC IND CO LTD

(22)Date of filing:

08.10.1997


(72)Inventor: TAKAHASHI YOSHIKAZU

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57) Abstract:

PROBLEM TO BE SOLVED: To facilitate the formation of high reliable chip size packages by covering the surfaces and sides of a semiconductor element which has bump electrodes on the surface thereof.

SOLUTION: Bump electrodes 2 are formed on a wafer 5 formed of a circuit element. Next, the backside of the wafer 5 is pasted on a scribe ring 8 using a scribe sheet 7, so as to divide the wafer 5 into pieces. Next, the wafer 5 divided into pieces held by the scribe sheet 7 is contained in a mold metallic die 10 to be pressed for making surface levels of the gold bumps 2 uniform. Next, when a resin 12 is poured from a gate 11, the resin 12 is formed in a state with the surface of the bump electrodes 2 exposed. Later, solder balls 4 are mounted on the surface of the bump electrodes 2 so as to divide the wafer 5 with the resin 12 poured into gaps again into individual chips. Through these procedures, the chip size packages with the side of an LSI chip 1 also covered with the resin 12 can be formed easily.



LEGAL STATUS

[Date of request for examination]

19.02.2002

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3526731 [Date of registration] 27.02.2004

[Number of appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-121507

(43)公開日 平成11年(1999)4月30日

(51) Int.Cl. ⁶		識別記号	FΙ		
H01L	21/60	3 1 1	H01L	21/60	3 1 1 Q
# H01L	21/60			21/92	602L
					604A

審査請求 未請求 請求項の数14 OL (全 6 頁)


		田田明小	不明不 明不 只 少数14 〇 C (主 0 以)
(21)出願番号	特願平9-275964	(71)出願人	000000295 沖電気工業株式会社
(22)出顧日	平成9年(1997)10月8日		東京都港区虎ノ門1丁目7番12号
		(72)発明者	高橋 義和 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内
		(74)代理人	弁理士 大西 健治

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 半導体チップとほぼ同じ大きさのパッケージ を効率よく製造する製造方法を提供する。

【解決手段】 ウエハ5をダイヤモンドブレード9を用いて個片に分割した後に、その隙間を含めたウエハ表面全体を樹脂12で封止し、ダイヤモンドブレード9よりも幅の狭いダイヤモンドブレード14を用いて再度個片に分割することにより、チップ1側面に樹脂を残した状態のチップサイズバッケージを得る。



【特許請求の範囲】

【請求項1】 表面に突起電極を有する半導体素子と、 この半導体素子表面および側面を覆う封止樹脂と、 前記封止樹脂から露出する前記突起電極と接続するボール電極と、

を備えたことを特徴とする半導体装置。

【請求項2】 前記突起電極表面が前記封止樹脂と略同 一平面に形成されることを特徴とする請求項1項記載の 半導体装置。

【請求項3】 請求項1項記載の半導体装置において、 さらに半導体素子裏面が前記樹脂にて覆われていること を特徴とする半導体装置。

【請求項4】 表面に複数の素子領域を備えたウエハの 前記複数の素子領域に突起電極を形成する工程と、

前記ウエハ表面に前記複数の素子領域の境界を示す凹部 を備えた封止樹脂を前記突起電極の表面を露出させて形 成する工程と、

前記封止樹脂から露出した突起電極上にボール電極を形成する工程と、

前記凹部を基準として前記複数の素子領域を個々の素子 20 に分割する工程と、

を備えたことを特徴とする半導体装置の製造方法。

【請求項5】 請求項4項記載の半導体装置の製造方法 において、前記突起電極を形成した後に、前記突起電極 表面の高さを揃えることを特徴とする半導体装置の製造 方法。

【請求項6】 請求項4項記載の半導体装置の製造方法 において、前記凹部を備えた封止樹脂を形成する工程 は、この凹部に対応する凸部を有する金型によりおこな うことを特徴とする半導体装置の製造方法。

【請求項7】 請求項6項記載の半導体装置の製造方法 において、前記金型により樹脂封止する前に、この金型 により前記突起電極表面の高さを揃えることを特徴とす る半導体装置の製造方法。

【請求項8】 請求項4項記載の半導体装置の製造方法 において、前記突起電極はメッキにより形成することを 特徴とする半導体装置の製造方法。

【請求項9】 請求項4項記載の半導体装置の製造方法 において、前記凹部は前記複数の素子の分割される領域 に沿って形成した溝であることを特徴とする半導体装置 40 の製造方法。

【請求項 10】 表面に複数の素子領域を備えたウエハの前記複数の素子領域に突起電極を形成する工程と、

前記突起電極の表面を含む前記ウエハ表面に前記ウエハ 表面近傍まで到達する前記複数の素子領域の境界を示す 凹部を備えた封止樹脂を形成する工程と、

前記突起電極の表面が露出するまで前記封止樹脂を研磨 する工程と、

前記封止樹脂から露出した突起電極上にボール電極を形成する工程と、

前記凹部を基準として前記複数の素子領域を個々の素子 に分割する工程と、

を備えたことを特徴とする半導体装置の製造方法。

【請求項11】 表面に複数の素子領域を備えたウェハの前記複数の素子領域に突起電極を形成する工程と、

前記ウエハをスクライブシートに張り付けた後、前記複数の素子領域を個片に分割する工程と、

前記分割された素子間の間隙を含む前記ウエハ表面に前 記突起電極を露出させた状態で封止樹脂を形成する工程 10 と、

前記封止樹脂から露出した突起電極上にボール電極を形成する工程と、

前記素子間の間隙に形成された封止樹脂の前記素子側面の樹脂を残した状態で前記素子を個片に分割する工程

を備えたことを特徴とする半導体装置の製造方法。

【請求項12】 前記素子を個片に分割する工程は比較的幅の広い第1のダイヤモンドブレードにより行い、前記素子側面の樹脂を残した状態で前記素子を個片に分割する工程は比較的幅の狭い第2のダイヤモンドブレードにより行うことを特徴とする請求項11項記載の半導体装置の製造方法。

【請求項13】 前記第1のダイヤモンドブレードの幅は前記第2のダイヤモンドブレードの幅の略2倍であることを特徴とする請求項12項記載の半導体装置の製造方法。

【請求項14】 表面に複数の素子領域を備えたウエハの前記複数の素子領域に突起電極を形成する工程と、

前記ウエハをスクライブシートに張り付けた後、前記複 30 数の素子領域を個片に分割する工程と、

前記スクライブシートを引き延ばし、前記分割された素子間を広げる工程と、

前記引き伸ばされた素子間の間隙を含む前記ウエハ表面 に前記突起電極を露出させた状態で封止樹脂を形成する 工程と、

前記封止樹脂から露出した突起電極上にボール電極を形成する工程と、

前記素子間の間隙に形成された封止樹脂の前記素子側面 の樹脂を残した状態で前記素子を個片に分割する工程 と、

を備えたことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は樹脂封止された半導体素子、特にLSIチップと略同じサイズのチップサイズパッケージに関するものである。

[0002]

【従来の技術】従来このような分野の技術としては、半 導体素子上にリードを形成し、このリードの一部にバン 50 プを形成し、半導体素子の裏面を露出させた状態で樹脂

封止するものがあった。このような技術は特開平8-3 06853号公報に開示されている。

[0003]

【発明が解決しようとする課題】しかしながら、上記し た半導体素子の製造方法では、個々のチップに分割して から個々のパッケージを作成しているので、その作成に 工程数がおおくなり、製造が煩雑になる。

【0004】本発明は、チップサイズバッケージを容易 に作成できる製造方法を提供すると共に、その製造方法 に適した形状の半導体装置を提供することを目的とす る。

[0005]

【課題を解決するための手段】上記目的を達成するため に、本発明では、半導体装置において、表面に突起電極 を有する半導体素子と、この半導体素子表面および側面 を覆う封止樹脂と、封止樹脂から露出する突起電極と接 続するボール電極とを備えたものである。

【0006】また、半導体装置の製造方法において、表 面に複数の素子領域を備えたウェハの複数の素子領域に 子領域の境界を示す凹部を備えた封止樹脂を突起電極の 表面を露出させて形成する工程と、封止樹脂から露出し た突起電極上にボール電極を形成する工程と、凹部を基 準として前記複数の素子領域を個々の素子に分割する工 程とを備えたものである。

[0007]

【発明の実施の形態】以下、本発明の実施例について図 面を参照しながら説明する。図1は本発明の第1実施形 態を説明する断面図であり、1はLSIチップ、2は1 辺が約 $50\sim100\mu$ m、高さ約 15μ mの金めっき等 30 SIチップ1側面の樹脂の厚さを十分確保することがで で形成されたバンプ電極、3はLSIチップ表面保護の ためのエポキシ樹脂であり、LSIチップ1の表面と側 面を覆っている。また、エポキシ樹脂3の表面はバンプ 電極2の表面と同じ高さになっている。4は外部基板と 接続するためのハンダボールであり、直径約300~5 00 μm程度の球状である。

【0008】次にこのような半導体素子の製造方法の第 1の実施形態を図2(a)~(h)を参照しながら説明

【0009】まず、図2(a)に示すように、回路素子 40 の形成されたウエハ5上の図示しないアルミ電極上にバ ンプ電極2を金めっき等で形成する。バンプ電極2の大 きさは1辺が約50~100μm、高さ約15μmとす

【0010】次に、図2(b)に示すように、ウエハ5 の裏面をスクライブシート7を用いてスクライブリング 8に張り付け、ダイヤモンドブレード9等で図2 (c) に示すように個片に分割する。ここで、ダイヤモンドブ レード9の幅は、およそ60μm程度のものを用いる。 【0011】次に、図2(d)に示すように、スクライ 50 面全体を樹脂にて封止する。

ブシート7に支持されている個片に分割済のウエハ5を スクライブリング8、スクライブシート7と共にモール ド金型10に入れる。上下の金型で挟んだ際に上金型を 1バンプ当たり50gf程度の圧力で押さえ、金型温度 は約180℃でプレスすることにより、金バンプ2の表 面高さを揃える。その後、ゲート11より樹脂12を注 入する。図2(e)は図2(d)において樹脂を注入 後、金型10をはずした状態を示している。この図に示 されるように、バンプ電極2の上面が露出した状態で樹

10 脂12が形成されている。

【0012】その後、図2(f)に示すように、バンプ 電極2の上面にハンダボール4を搭載する。 ハンダボー ル4の搭載方法としては、バンプ電極2上にフラックス を塗布し、その上にハンダボール4を載せ、その後20 0~250℃の熱を加え、ハンダボール4とバンブ電極 を接合させることにより搭載することができる。ハンダ ボール4を搭載後、図2(g)に示されるように、分割 された隙間に樹脂が注入されているウエハをダイヤモン ドブレード14等で個々のチップに再度分割すること 突起電極を形成する工程と、ウエハ表面に前記複数の素 20 で、図2 (h)に示すように、LSIチップ1の側面も 樹脂で覆われたチップサイズパッケージを得ることがで きる。ここで、ダイヤモンドブレード14の幅はおよそ 40μm程度であり、ダイヤモンドブレード9の幅より も細いものを用いているため、容易にLSIチップ1の 側面に樹脂を残した状態で個々のチップに分割すること ができる。

> 【0013】また、図2(b)おいて、ダイヤモンドブ レード9の幅を、図2(g)に示すダイヤモンドブレー ド14の幅の2倍程度とすれば、図2(h)におけるL き、側面の樹脂のはがれに対してより高い強度を得るこ とができる。

> 【0014】次に本願発明の製造方法の第2の実施形態 について図3(a)~(h)を用いて説明する。図2と 対応する箇所には同一の符号を付し、その詳細な説明を 省略する。

> 【0015】第2の実施形態では、まず、回路素子の形 成されたウエハ5上の図示しないアルミ電極上にバンプ 電極2を金めっき等で形成する。

【0016】次に、図3(b)に示すようにダイヤモン ドブレード14を用いてウエハを個片に分割する。こと で用いるダイヤモンドブレード14は、第1の実施形態 の図2(g)に示す幅の細いものを用いる。

【0017】次に、図3(c)に示すようにスクライブ シート7を引き伸ばし、個片に分割されたウエハ間を広 げる。とこで、個片に分割されたウエハ間の間隔は約1 00 µ m程度とする。

【0018】次に、第1の実施例と同様に金型10を用 いてLSIチップ個片間の隙間も含めたLSIチップ表

【0019】次に、図3(f)に示すようにバンプ電極 2上にハンダボール4を搭載する。

【0020】ハンダボール4搭載後、図3(g)に示す ように、ダイヤモンドブレード14を用いて樹脂の充填 されたLSIチップ間を再度分割する。それにより、図 3(h)に示すようにLSIチップ1側面も樹脂で覆わ れたチップサイズバッケージを得ることができる。

【0021】との第2の実施形態で示される製造方法に よれば、ウエハを最初に分割する際のダイヤモンドブレ ードの幅を薄くできるのでダイヤモンドブレードで削る 10 部分が少なくなり、ウエハ面内のチップ取り数が増加す る。また、2回の分割工程において同一のダイヤモンド ブレードを用いることができるため、製造装置を簡略化 することができる。

【0022】また、上述の製造方法において、図4に示 すように、半導体ウエハ5の図示しない電極バッド上に ワイヤボンディング方式でスタッドバンプ電極21を形 成してもよい。この場合、ウエハの品種に応じてホトリ ソマスクを作成する必要がなく、部材コストを削減でき 成する場合には多額な設備投資が必要となるが、スタッ ドバンプ方式の場合はワイヤボンダーがあればことが足 りてしまうので、従来工程で用いている設備を用いると とができ、設備コストも低減できる。

【0023】また、図5に示すように、半導体ウエハ5 上のバンプ電極2あるいはスタッドバンプ電極2'の表 面の高さをツール16を用いて揃えてもよい。この場 合、半導体ウエハ5をステージ15の上にに載せ、ツー ル10を温度100℃、荷重約50gfバンプ、程度の 条件として、バンブ電極を押さえる。このように、ツー ル16を用いてバンプ電極の表面高さを揃える場合、処 理するウエハの厚さにばらつきがあったとしても、バン プ電極を適切な高さに揃えることができる。

【0024】また、個片に分割されたLSIチップの裏 面にも樹脂を形成してもよい。樹脂は、たとえば、LS 【チップを再度分割後、裏面に樹脂を塗布する。あるい は回路素子の形成されたウエハ5上にバンプ電極2を形 成した後、ウエハ裏面にスピンコート法で樹脂を塗布す ることにより形成する。この場合、チップ裏面の欠けも 防ぐことができ、さらに信頼性の高いチップサイズパッ 40 ケージを提供することが可能となる。

【0025】次に、図6(a)~(f)を用いて本発明 の製造方法の第3の実施形態を説明する。図2および図 3と対応する箇所には同一の符号を付し、その詳細な説 明を省略する。

【0026】図6(a)に示すように、回路素子の形成 されたウェハ5上の図示しないアルミ電極上にバンブ電 極2を金めっき等で形成する。バンプ電極2の大きさは 1辺が約50~100μm、高さ約15μmとする。

プ電極が形成されたウエハ7を金型に入れる。上下の金 型で挟んだ際に上金型を1バンプ当たり50gf程度の 圧力で押さえ、金型温度は約180℃でプレスすること により、金バンプ2の表面高さを揃える。ここで、上金 型17の表面にはウエハを個片チップに分割する際の対 応する位置に突起部18が設けられている。その後ゲー ト11より、樹脂を注入する。

【0028】このようにして注入された樹脂は、図6 (c) に示すように、封止樹脂12の上金型17の突起 部18に対応する位置に凹部19が形成されている。

【0029】次に、図6(d)に示すように、バンプ電 極2の上面にハンダボール4を搭載する。

【0030】次に、図6(e)に示すように、樹脂12 表面に形成されている凹部19を目印としてダイヤモン ドブレード14によりウエハ5を個々のチップに分割 し、図6 (f) に示すようなチップサイズパッケージが 得られる。

【0031】との第3の実施形態によれば、一般的には 不透明である樹脂12の分割する位置に凹部を設けてい る。また、一般に、ホトリソ・メッキ方式でバンプを形 20 るため、個々のチップに切断する際に目印となり、作業 効率が向上する。さらに、凹部に沿って切断するため、 切断する樹脂部の厚さが薄くなり、ダイヤモンドブレー ド14の消耗量も低減できる。

> 【0032】また、上述の図6(b)の工程で、バンプ 電極2の表面から所定間隔の逃げ部を有し、ウエハ5表 面近傍まで達する凸部を有する金型を用いて樹脂を注入 してもよい。その場合、ウエハ5上に形成された封止樹 脂からはバンブ電極が露出していないので、研磨等によ り露出させる。このようにすると、金型のクリアランス を余裕を持って設計することが可能となり、金型製造コ ストを低減することができるとともに、処理する個々の ウェハの厚さおよびバンプ電極の高さに多少のばらつき があってもそれを吸収するととができる。

> 【0033】また、上述の各実施例においては、バンプ 電極の材質として金を用いているが、ハンダを用いても よい。ハンダを用いた場合は、その後形成するハンダボ ールとの相性が良くなり、密着強度が向上する。また、 ハンダは安価であるので材料コストを低減できる。 [0034]

【発明の効果】本発明に係る半導体装置およびその製造 方法によれば、LSIチップの側面あるいは裏面に樹脂 が形成されているので、チップの欠けを防止することが でき、信頼性の高いチップサイズパッケージを容易に製 造することができる。

【0035】また、ウエハ表面に形成された樹脂に、し SIチップを個片に分割する際の切断部分を示す凹部を 設けたので、個片に分割する際に目印となり、正確に分 割することができる。

【図面の簡単な説明】

【0027】次に、図6(b)に示すように、このバン 50 【図1】本発明の第1の実施形態を示すチップの断面図

である。

【図2】本発明の製造方法の第1の実施形態の製造工程

【図3】本発明の製造方法の第2の実施形態の製造工程 図である。

【図4】本発明の製造方法の第2の実施形態の変形例を 示す図である。

【図5】本発明の製造方法の第2の実施形態の他の変形 例を示す図である。

【図6】本発明の製造方法の第3の実施形態を示す図で 10 ある。

【符号の説明】

- 1 LSIチップ
- 2 バンプ電極
- 2. スタッドバンプ電極

*3 エポキシ樹脂

- 4 ハンダボール
- ウエハ


(5)


- 7 スクライブシート
- 8 スクライブリング
- ダイヤモンドブレード
- 10 金型
- 11 ゲート
- 12 樹脂
- 14 ダイヤモンドブレード
 - 15 ステージ
 - 16 ツール
 - 17 上金型
 - 18 突起部
- 19 凹部


【図1】

[図2]

【図4】
















(h)

